Partial Translation of

JP 60(1985)-89912 A

Publication Date:

May 20, 1985

Application No.:

58(1983)-197819

Filing Date:

October 21, 1983

Inventor:

5

15

20

25

30

35

Hiroshi GOTO

Inventor:

Kenzo IKEGAMI

Applicant:

Matsushita Electric Industrial Co., Ltd.

10

Title of the Invention: MULTILAYER BOARD BUILT-IN CAPACITOR

Translation of page 4, line 14 to page 5, line 19

Fig. 4 is a perspective view showing the appearance of a multilayer board built-in capacitor as one example of the present invention, and Fig. 5 is a cross-sectional view taken along a line B-B' of the same.

In these drawings, 1a denotes a multilayer board with a capacitor built therein. A square first electrode 5a that will constitute the capacitor is formed by printing on a sheet 2 made of alumina serving as a base of the multilayer board, followed by printing of a first insulation layer 3 made of alumina. On a surface of the insulation layer 3, a square second electrode 6a that will constitute the capacitor is printed, and further a second insulation layer (not shown) is formed thereon.

By baking the thus obtained multilayer board, the multilayer board 1a with a capacitor built therein can be obtained.

In this multilayer board 1a, as is evident from Fig. 4, both of the electrode 5a and the electrode 6a have similar figures of square, and the size of the electrode 5a and the arrangement of both of the electrodes 5a and 6a are determined so that even when the electrode 6a is displaced due to pattern misalignment and the like, projection of the electrode 6a is still located within a plane of the electrode 5a.

That is to say, the electrode 5a has a relationship of $l_1>l_2$ for each side.

With this configuration, even when both of the electrodes 5a and 6a are displaced horizontally and vertically due to printing or lamination, an area of the overlapping portion of both of the electrodes 5a and 6a does not change, so that there occurs no change in capacitance.

⑲日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭60-89912

@Int Cl.4

識別記号

庁内整理番号

母公開 昭和60年(1985)5月20日

H 01 G 4/12 1/005

2112-5E 7364-5E

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称

多層基板内蔵コンデンサ

创特 願 昭58-197819

❷出 顧 昭58(1983)10月21日

ひ発: 明 者 後 蒾 寬

門真市大字門真1006番地 松下電器産業株式会社内

砂器 明 者

池 H 健 三

門真市大字門真1006番地 松下電器産業株式会社内

砂出 頭 人

松下電器產業株式会社

門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏 男

外1名

砌

1、発明の名称

多層基板内蔵コンデンサ

- 2、特許請求の範囲
 - (1) 2 層以上の層にわたって形成するコンデンサ の相対向する電板の一方の大きさを他方の大き さより小さくし、かつ前記一方の電極の投影が 前配他方の電極而内に位置するような電極配置 とすることを特徴とする多層基板内蔵コンデン
- (2) 相対向する電板が相似形であることを特徴と、 する特許請求の範囲第1項記載の多層落板内蔵 コンデンサ。
- 3、発明の詳細な説明

産業上の利用分野

本発明は多層基板の内部又は内部と表面の電極 間にコンデンサを形成する多層基板内蔵コンデン サに関するもので、特にその電極形状やよび配置 に特徴を有する。

従来例の構成とその問題点

子針算機や高周波回路に用いられるようになって きている。とのアルミナを用いた多層基板はアル ミナの誘電率が高く、浮遊容量が多く一つの欠点 となっている。しかし、この葯電率が高いことを 逆に利用し、多層基板の導体電極間にコンデンサ を形成すると集積度が向上する。この内蔵コンデ ンサの電極形状として従来は正方形か長方形又は 円形のものをお互にその投影形状が一致するよう に形成していた。しかしアルミナを用いた多層基 板は一般に印刷法により電極を形成し、絶縁層は 印刷又は積層法により形成する為、層間のずれが

容量の精度のばらつきの一つの要因となっている。

さらに、第1図ないし第3図を用いて従来の多層

基板内蔵コンデンサを詳脱する。

第1図に於て、1はコンデンサ内蔵の多層基板 であり、2が多層基板のペースとたるアルミナの シートであり、このシート2にコンデンサを形成 する第一の電板ちを印刷により形成し、次にアル ミナの第一の絶縁層3を印刷し、その絶縁層3の

2 ~-:, 最近アルミナを用いたセラミック多層基板が恒

表面にコンデンサを形成する第二の電極もを印刷 するか、あるいは、予じめ電極⊖を印刷冴みの絶 緑層3のアルミナのシートを積層する。さらにそ の上に第二の絶縁層(図示せず)を形成する。ア ルミナを用いた多層基板は一般に上述したよりな 方法によって多層化し、多層化後、焼成し完成し た多層化基板となる。この多層基板では6及び6 の電極の面積と3で示した第一の絶縁層の厚さと、 その絶録層3の誘電率によってコンデンサの容骨 が決定される。実際の基板では各層側に配線用導 体も、前配した5と6の電極形成時に同時に形成 されるがとこでは省略している。とのコンデンサ の容量のばらつく要因としては、5および6の電 極の面積の誤差。第一の絶縁層3の厚さとその絶 緑層の誘電率のはらつきの外に、前記したように 印刷法によってそれぞれの電極が形成されると印 刷のずれにより、又殺層法による場合はさらに積 **借ずれも追加され、第3図に示すように電極位置** がずれ所定容量のコンデンサを得ることが困難で あるという欠点があった。

5 ~-?

を印刷し、その絶縁層3の表面にコンデンサを形成する正方形の第2の電板8aを印刷するとともに、さらにその上に第2の絶線層(図示せす)を形成する。

このようにして得られた多層化基板を焼成する ととによりコンデンサ内蔵の多層基板 1 * を得る ことができる。

この多層基板 1 aでは第4図より明らかなように電板 5 a と電極 6 a は共に正方形の相似形であり、かつ電極 6 a が印刷ずれなどにより位置すれしてもなか電板 6 a 面内に位置するように電極 5 a の大きさかよび両電極 5 a の配置が決められている。

すなわち、電板 6 a tt-辺 $\ell_1>\ell_2$ なる関係を有する。

このようにすることにより両電値 5 a . 6 a が 横方向および縦方向に印刷あるいは積層によりず れた場合でも両電値 5 a . 6 a の相重なり合う部 分の面積が変わらないため容量の変化は生じない。

尚、本実施例では両電極の形状を正方形とした

発明の目的

本発明は上記した欠点を改善し、精度向上に有 効な電極形状の多層基板内蔵コンデンサを提供す るものである。

発明の構成

本発明は2層又は2層以上の層にわたって形成 するコンデンサの一対の電極の大きさを互いに異 ならしめ、かつ一方の電極の投影が他方の電極面 内に位置するように相対向する電極を配置するこ とを特徴とした多層基板内蔵コンデンサにある。

実施例の説明

以下本発明の一実施例を第4図、第5図を用いて説明する。

第4図は本発明の一実施例である多層基板内蔵 コンデンサの外観斜視図、第5図は同B-B'部断 面図である。

図中1 a は、コンデンサ内蔵の多層基板である。 多層基板のベースとなるアルミナのシート 2 にコンデンサを形成する正方形の第1の電極 6 a を印刷により形成し、次にアルミナの第1の熱緩層3

8 4-7

例を示したが、とれに限るものではなく、一方又 は両方の電板形状を長方形状、円など種々の形状 を選択、組合せてもよく、また相対向する電板形 状を互いに異ならしめてもよい。

ととて必要なととは電極の大きさに大小関係を 設け、位置すれなどによってもなお小さい方の電 極の投影が大きい方の電極面内に位置するように 両電極の大きさおよび配置を選択することである。


このように本発明によれば印刷および殺屠のすれによる容量の変化は皆無であり、精度の高い内蔵コンデンサを形成することができる。

4、図面の簡単な説明

発明の効果

第1図は従来の多層基板内蔵コンデンサの外観 斜視図、第2図は同 A - A が断面図、第3図は同コ ンデンサの構成を示す断面図、第4図は本発明の 一実施例である多層基板内蔵コンデンサの外観斜 視図、第8図は同 B - B が断面図である。

2……ペースシート、3……絶象層、5,5 a, 6,6 a……電板。



笠 5 成

